上（shàng）拉电阻（zǔ）：
1、当TTL电路驱动COMS电路时，如果TTL电路输出的（de）高电平低（dī）于COMS电路（lù）的最低高电平（píng）（一般（bān）为3.5V），这时就需要在（zài）TTL的输出端接上拉（lā）电阻，以（yǐ）提高（gāo）输出高电平的值。
2、OC门电路（lù）必须加上（shàng）拉电阻，才能（néng）使（shǐ）用（yòng）。
3、为加（jiā）大输出引脚的驱动能力（lì），有（yǒu）的单片机（jī）管脚上也常使用上拉（lā）电阻。
4、在（zài）COMS芯片上（shàng），为了防止静电造成损坏，不用的（de）管脚（jiǎo）不（bú）能悬空，一般接（jiē）上拉电阻（zǔ）产（chǎn）生降低输入阻抗，提供泄荷通路。
5、芯片的管脚（jiǎo）加上拉电阻来提高输出电平，从而提高芯片输入（rù）信号的（de）噪（zào）声容限（xiàn）增强抗干扰能（néng）力。
6、提高总线（xiàn）的抗电磁干（gàn）扰能力（lì）。管脚悬空就比较容易（yì）接受外界（jiè）的电（diàn）磁干（gàn）扰。
7、长线传输中电阻不匹配（pèi）容易（yì）引起反射波干扰，加上下拉电阻是电（diàn）阻匹配，有效的抑制反射波干扰。

上拉电阻（zǔ）阻（zǔ）值的（de）选择原则包括:
1、从节约功（gōng）耗及芯片的灌（guàn）电（diàn）流能力考虑应当足够（gòu）大（dà）；电阻大，电流小（xiǎo）。
2、从（cóng）确保足够（gòu）的驱动电流考虑应当（dāng）足够小；电阻小，电流大。
3、对于高速电路，过大的（de）上（shàng）拉电阻可能边沿变平缓。综合考虑（lǜ）
以上三（sān）点,通常在1k到10k之间选取。
对下拉电阻也（yě）有类似道理

对上拉（lā）电阻和下拉（lā）电阻的选择应结（jié）合开关（guān）管特性和下（xià）级电路的输入特（tè）性进行设定，主要需要（yào）考（kǎo）虑（lǜ）以下几个因素（sù）：
1．驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越（yuè）小，驱动（dòng）能力（lì）越（yuè）强，但功（gōng）耗越大（dà），设计（jì）是应注意两者之间（jiān）的（de）均（jun1）衡（héng）。
2．下级电路（lù）的驱动需求。同样（yàng）以上拉电（diàn）阻为例，当输出（chū）高电（diàn）平时，开关管断开，上拉电（diàn）阻应（yīng）适当选（xuǎn）择以能够向（xiàng）下（xià）级电路提（tí）供足（zú）够（gòu）的电（diàn）流。
3．高低电平的设定。不同电路的（de）高（gāo）低电平的门槛电平会有不（bú）同（tóng），电阻（zǔ）应适当设定以确保能（néng）输出正确（què）的电平（píng）。以（yǐ）上拉（lā）电阻为例，当输出低（dī）电平时，开关管导通，上拉电阻和开（kāi）关（guān）管导通电阻分压值应确保在零电平（píng）门槛之（zhī）下。
4．频（pín）率（lǜ）特性。以上（shàng）拉电阻为例，上拉电阻（zǔ）和开（kāi）关管漏源级之间的电（diàn）容（róng）和下级（jí）电路之间的（de）输入电容（róng）会形成RC延迟，电阻越大，延迟越大。上（shàng）拉电阻（zǔ）的设定应考虑（lǜ）电路在这方面的（de）需求。

下拉（lā）电（diàn）阻的设（shè）定的原则和上拉电阻是一样的（de）。OC门输出高电平时是（shì）一个高阻态，其上拉电（diàn）流要由上拉电阻（zǔ）来提供，设（shè）输（shū）入端每端口不大于100uA,设（shè）输出口驱动电（diàn）流约500uA，标准工作电压（yā）是5V，输入口的高（gāo）低电（diàn）平门限为0.8V(低于（yú）此值为低（dī）电平)；2V(高电平门限值)。

选上拉电阻（zǔ）时：500uA x 8.4K= 4.2即选（xuǎn）大于8.4K时输出端能下拉至0.8V以下，此为最（zuì）小阻值（zhí），再小就拉不下来（lái）了。如果（guǒ）输出口（kǒu）驱动电（diàn）流较大，则阻值可减（jiǎn）小，保证下拉时（shí）能低于0.8V即可。
当输（shū）出高电平时，忽（hū）略（luè）管子的漏电流，两输入口需（xū）200uA，200uA x15K=3V即上拉电阻压降为3V，输出口可达到2V，此阻值为最大阻值，再大就（jiù）拉不到2V了。选10K可用。COMS门（mén）的可参考（kǎo）74HC系列设（shè）计时管子（zǐ）的漏电流（liú）不可忽略，IO口实际电流在不同电平下（xià）也是不同（tóng）的，上（shàng）述仅（jǐn）仅（jǐn）是原理，一句话概（gài）括为：输（shū）出高电平时要喂饱（bǎo）后面（miàn）的输入口，输出低电平不要把输出口（kǒu）喂撑了（否（fǒu）则多余的电流喂给了级联的（de）输入口，高于低电平门限值就不（bú）可了）
在数字电路（lù）中不（bú）用的输入（rù）脚都要接固定电平，通过1k电（diàn）阻接高（gāo）电平或接地。

-------------------------------------------------

一. 电阻作用：
接电组就是为了防止输入端悬（xuán）空（kōng）
减弱外部电流对芯（xīn）片产生的干扰
保护cmos内的保护二极管,一般电流不大于10mA
上拉和下拉、限流
1. 改变电平的电位，常用在TTL-CMOS匹配
2. 在引脚悬（xuán）空时有确定的状态
3. 增加高电平输出时的驱动能（néng）力。
4、为OC门提供电流
那要看输出口驱动的是什么器件（jiàn），如（rú）果该器件需（xū）要高电压的话，而输出（chū）口的输出电压又不够，就需（xū）要加上（shàng）拉电阻（zǔ）。如果（guǒ）有（yǒu）上拉电（diàn）阻那它的（de）端口在默认值为（wéi）高电平你要控制它必须用低电（diàn）平才（cái）能控制如三态门电路（lù）三极管的集电极，或二极管正极去控（kòng）制（zhì）把上拉电阻（zǔ）的电流拉下来成为低电平。反之，尤其用在（zài）接口（kǒu）电（diàn）路中（zhōng）,为了得到确定的电（diàn）平,一般采用这种方（fāng）法,以（yǐ）保证正确（què）的电路状态,以免（miǎn）发生意外,比如,在电机控制中,逆（nì）变桥上（shàng）下桥臂不能（néng）直通,如（rú）果它们都用同一（yī）个单片机来（lái）驱动,必须（xū）设（shè）置初始（shǐ）状态.防（fáng）止直通（tōng）!

二. 定义：
上拉（lā）就是将不确（què）定的（de）信号通过一个电阻嵌位在高电平！电（diàn）阻同时起（qǐ）限流作用！下拉同理！
上（shàng）拉是对器件注（zhù）入电（diàn）流（liú），下拉（lā）是输出电流弱（ruò）强只是上拉电阻的阻值不（bú）同，没有什么严格区分对于非集（jí）电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限（xiàn）的，上拉电阻的功能主（zhǔ）要是为集电极（jí）开（kāi）路输出型电路输出（chū）电流通道。

三.为什么（me）要（yào）使用拉电阻：
一般作单键触发使用时（shí），如果（guǒ）IC本身没有内（nèi）接电阻，为了使单键维（wéi）持在不被触发的状态或是触发后（hòu）回到（dào）原状态，必须在IC外部另接一（yī）电阻。数字（zì）电路有（yǒu）三种状（zhuàng）态：高电（diàn）平、低（dī）电（diàn）平、和高阻（zǔ）状态，有些应用场合不希（xī）望（wàng）出现高阻状态，可以通过上拉电（diàn）阻或下拉电阻（zǔ）的方式使处于稳定（dìng）状（zhuàng）态，具体视设计要（yào）求而（ér）定！一般（bān）说的是I/O端口，有（yǒu）的可以设置，有（yǒu）的不可（kě）以设置，有的是内置，有的是需要外（wài）接，I/O端口的输出类似与一个三极管的C，当C接通过一个电阻和（hé）电源连接在一起的时候，该电阻成为上（shàng）C拉（lā）电（diàn）阻（zǔ），也（yě）就是说，如果（guǒ）该端口正常时（shí）为高电平，C通过一个电阻和地连接在一起的时（shí）候（hòu），该（gāi）电阻称为下拉电（diàn）阻，使该端口平（píng）时为低电平，作用吗：比如：当一（yī）个接有（yǒu）上拉电阻（zǔ）的端口设为输（shū）如状态时，他的（de）常态就为（wéi）高电平，用（yòng）于检（jiǎn）测（cè）低电平（píng）的输入。上拉电阻是（shì）用来解决（jué）总线驱动能力不足时提供电流（liú）的。一般说法是拉电流，下拉电阻（zǔ）是用来吸收电流的，也就是灌电流（liú）。
上拉就是将（jiāng）不（bú）确定的信（xìn）号通过一个电阻嵌（qiàn）位在（zài）高电平！电阻（zǔ）同时（shí）起（qǐ）限流（liú）作用（yòng）！下拉同理（lǐ）！

　　上（shàng）拉是（shì）对器件注入（rù）电流，下拉是输（shū）出电流；弱强（qiáng）只是上拉电阻的（de）阻值不（bú）同，没有什么严（yán）格区分；对于非集电极（或漏极）开路（lù）输出（chū）型电路（如普（pǔ）通门电路）提升电流和电压的（de）能（néng）力是（shì）有（yǒu）限的，上拉电阻的功能（néng）主（zhǔ）要是（shì）为（wéi）集电（diàn）极开路（lù）输出型电（diàn）路（lù）输出电（diàn）流通（tōng）道。

　　 上（shàng）下拉电阻：
　　 1、当TTL电路驱动COMS电路时，如果TTL电（diàn）路（lù）输出（chū）的高电平低于COMS电路的最低高（gāo）电平（一般为3.5V）， 这时就需要在（zài）TTL的输出端（duān）接上拉电阻，以提高输出高电平的值。
     2、OC门电路必须加（jiā）上拉电阻，以提高输出的高电平值。
　　 3、为加大输出（chū）引脚的驱动能力，有的单片（piàn）机管（guǎn）脚上也（yě）常使用上（shàng）拉电阻（zǔ）。
　　 4、在CMOS芯片上，为了防止静电造（zào）成损坏，不用的（de）管脚不能（néng）悬空，一（yī）般接上拉电（diàn）阻（zǔ）产生（shēng）降低输入阻（zǔ）抗（kàng）， 提供泄荷（hé）通路。
　　 5、芯片（piàn）的管脚加上拉（lā）电阻来提高（gāo）输出电平，从而（ér）提高（gāo）芯（xīn）片输入（rù）信号（hào）的噪声（shēng）容限（xiàn）增强（qiáng）抗干扰能力。
　　 6、提（tí）高（gāo）总线的抗电（diàn）磁（cí）干扰能力。管脚悬（xuán）空就（jiù）比较（jiào）容易接受外界（jiè）的电磁干扰（rǎo）。
　　 7、长线传输中电阻不（bú）匹（pǐ）配容（róng）易引起反射波（bō）干扰，加上下拉电阻是电阻（zǔ）匹配，有（yǒu）效的（de）抑制反射波干扰。

　　 上拉电阻：就是从电源（yuán）高电平引出的电阻接到输出
　　 1，如果电平用OC(集电极开（kāi）路，TTL)或OD(漏极（jí）开路，COMS)输出（chū），那么不用（yòng）上拉电阻是不能工作（zuò）的， 这个很容易理解，管子没有电源就不能输出高电平了（le）。
　　 2，如果输出电流比较大，输出的电平就会降低（电路中已（yǐ）经有了一（yī）个上（shàng）拉（lā）电阻（zǔ），但是电（diàn）阻太大，压降太高），就可（kě）以用上拉电阻提供（gòng）电流（liú）分量， 把电平“拉高”。（就（jiù）是并一个电（diàn）阻在IC内部的上拉（lā）电阻上， 让它的压（yā）降（jiàng）小（xiǎo）一点（diǎn））。当（dāng）然管子按需要该工作（zuò）在线（xiàn）性范围的上（shàng）拉电阻不能太小。当然（rán）也会（huì）用这个方式来实现门电路电（diàn）平的匹配。

  注意事（shì）项

  需要注意的（de）是，上（shàng）拉电阻太大会引起输出电平的（de）延（yán）迟。（RC延时（shí））
　一般CMOS门电路输出不能给它悬空，都是接上拉电阻设定成高电平。
　下拉电阻：和上拉电阻的原理差（chà）不多（duō）， 只是拉到GND去（qù）而已。 那样（yàng）电平（píng）就会被拉低。 下拉电阻一般用于设定低电平或者是阻抗（kàng）匹配(抗回波（bō）干（gàn）扰)。
　上拉电阻阻值（zhí）的选择原则包括:
　1、从节约功耗及芯（xīn）片（piàn）的灌电流能（néng）力考（kǎo）虑应当足够大（dà）；电（diàn）阻大，电流小。
　2、从确保足够的（de）驱动电流考虑应当足够（gòu）小（xiǎo）；电阻小，电流大。
　3、对于（yú）高速电路，过大的上拉电阻可能边（biān）沿变（biàn）平缓。综合考虑
以上三点（diǎn）,通常（cháng）在1k到10k之间选取（qǔ）。对下（xià）拉（lā）电阻也（yě）有类似道理

拉电流输出和灌电流输出（chū）

在使用数字集成电路时，拉（lā）电流输出和灌电流输出是一个很重（chóng）要的概（gài）念，例（lì）如在使用（yòng）反向器作输（shū）出显示时，图（tú）1是拉电流，即当输出端为高电（diàn）平时（shí）才符合发光（guāng）二（èr）极管正向连（lián）接的要求，但这种拉电流（liú）输（shū）出对于反向器只能输出零点几毫（háo）安的电流用（yòng）这种（zhǒng）方法（fǎ）想（xiǎng）驱动二极管（guǎn）发光是不合理的（de）（因发光二极管正常工作（zuò）电流为5~10mA)。

灌（guàn）电流输出，即当反向（xiàng）器输出端为低电平时，发光二极管处于正向（xiàng）连接情况，在这（zhè）种情况下（xià），反向器一般（bān）能输出5~10mA的电流，足以使发光二极管发（fā）光（guāng），所以（yǐ）这种（zhǒng）灌电流（liú）输出作为驱（qū）动（dòng）发光二极管的电路是比（bǐ）较合理的（de）。因为发光二（èr）极管发光时，电流是由电源+5V通过限流电（diàn）阻R、发光二极（jí）管流入反向器输出（chū）端，好像往反（fǎn）向器里灌电流一样，因此习惯上称它为“灌（guàn）电（diàn）流”输出。

-------------------------------------------------

在（zài）数字电路中我们经常可以看到（dào）上（shàng）、下拉电阻。
一（yī）、定义：
1、上拉就是将不确定的信号（hào）通过一个（gè）电阻嵌（qiàn）位在高电平！电阻（zǔ）同时起限流作用！下拉（lā）同理！
2、上拉是对（duì）器（qì）件注入电（diàn）流，下拉是输（shū）出电流（liú）
3、弱（ruò）强（qiáng）只（zhī）是上（shàng）拉电阻的阻值不同，没（méi）有什么严（yán）格（gé）区分
4、对于非集（jí）电极（或漏极）开路输出型电路（如普通门电路）提升电流（liú）和（hé）电压的能力是（shì）有限（xiàn）的，上拉电阻的功能主要是为集电极开（kāi）路（lù）输（shū）出型电路输出电流（liú）通道。

二（èr）、拉（lā）电阻作用：
1、一般作单键触（chù）发使用时，如果（guǒ）IC本（běn）身没（méi）有内接（jiē）电阻，为了使单（dān）键维持（chí）在不（bú）被触发的状态或是（shì）触发后（hòu）回到原（yuán）状（zhuàng）态，必须（xū）在（zài）IC外部另接一电阻。
2、数字电路有三种状（zhuàng）态：高电（diàn）平、低电平、和高（gāo）阻状态，有些应（yīng）用场合不（bú）希望（wàng）出现高阻状态，可以通过上拉电阻或下拉电阻的（de）方式使处于稳（wěn）定状态，具（jù）体视设计要（yào）求而定！
3、一般（bān）说的是I/O端口，有的（de）可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输（shū）出（chū）类似与一个三（sān）极（jí）管的C，当（dāng）C接（jiē）通过一个电（diàn）阻和电（diàn）源（yuán）连（lián）接在一起的时候，该电阻成为上C拉电阻，也就是（shì）说，如果该端（duān）口（kǒu）正常时（shí）为高电平，C通（tōng）过（guò）一个（gè）电阻和地连接（jiē）在一起（qǐ）的时候，该电（diàn）阻称为（wéi）下拉电阻（zǔ），使该端口（kǒu）平时（shí）为低电平，作用吗：比如：当（dāng）一（yī）个（gè）接有上拉电（diàn）阻的端口设为输（shū）如状态时，他的常态就为高电平（píng），用于检测低电平（píng）的输入。
4、上拉电阻是用来解决总线（xiàn）驱动能力不足时提供电流的。一般（bān）说法是拉电流，下（xià）拉电阻（zǔ）是（shì）用来（lái）吸（xī）收（shōu）电流的，也（yě）就是我们通常（cháng）所说的灌电（diàn）流（liú）
5、接电组就是为了防止输（shū）入端悬空
6、减弱外部电（diàn）流对芯片产生的干扰
7、保护（hù）cmos内的保护二（èr）极管,一般电流不大于10mA
8、通过（guò）上拉或下（xià）拉来（lái）增加或减小驱动电流
9、改变电平的电位，常（cháng）用在TTL-CMOS匹配
10、在引脚悬空时（shí）有确定（dìng）的状态
11、增加高（gāo）电平输出时的（de）驱（qū）动能力。
12、为OC门提供电流

三（sān）、上拉电阻应用原则：
1、当TTL电（diàn）路驱动COMS电路时，如（rú）果TTL电路输出（chū）的高电平低于COMS电路的最低高（gāo）电平（píng）（一般（bān）为3.5V），这时就需要（yào）在TTL的输（shū）出（chū）端接上拉电阻，以提高输出高电平的值。
2、OC门（mén）电路（lù）必须（xū）加上拉电（diàn）阻，才能使（shǐ）用。
3、为加大输出引脚（jiǎo）的驱动能力，有的单片机管脚上也常使用上拉（lā）电阻（zǔ）。
4、在COMS芯片（piàn）上（shàng），为了防止（zhǐ）静电（diàn）造成损坏，不（bú）用（yòng）的管脚不能悬空，一般接上拉电阻（zǔ）产（chǎn）生降低（dī）输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提（tí）高输出电平，从（cóng）而提高芯片输入信号的噪（zào）声（shēng）容限增强抗干扰（rǎo）能力。
6、提（tí）高总线的（de）抗电磁干扰（rǎo）能力。管脚悬空就比较容易接受（shòu）外界的电磁干扰。
7、长线（xiàn）传输中电阻不匹配容易（yì）引起（qǐ）反射（shè）波干（gàn）扰（rǎo），加（jiā）上下拉电阻是电阻匹配，有效的抑（yì）制（zhì）反（fǎn）射波（bō）干扰。
8、在数（shù）字电（diàn）路中不用的输入脚都要接固（gù）定电平，通（tōng）过1k电阻接高电平（píng）或接（jiē）地。

四（sì）、上拉电阻（zǔ）阻值选择原则:
1、从节约功（gōng）耗（hào）及芯片的灌电（diàn）流能（néng）力考虑应当足够大；电（diàn）阻大（dà），电流小。
2、从（cóng）确保足够（gòu）的驱动电（diàn）流（liú）考虑应（yīng）当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉（lā）电阻可能边沿变平（píng）缓（huǎn）。综合考虑以（yǐ）上三（sān）点,通常在1k到（dào）10k之（zhī）间选取。
对下拉电阻也（yě）有（yǒu）类似（sì）道理对上拉电阻和（hé）下拉电阻（zǔ）的选择应结合开关管特性和下级电路的（de）输入特性进行设定，主要需要考虑以下几个因素：
1．驱动（dòng）能（néng）力与功耗的平衡。以上拉电（diàn）阻为例，一般地说，上拉（lā）电阻越小，驱动能力越（yuè）强，但功耗越大，设计（jì）是应（yīng）注意两者之间的均衡。
2．下级电路的驱动需求。同样以上拉（lā）电（diàn）阻（zǔ）为（wéi）例，当（dāng）输出高电平时，开关（guān）管断开，上（shàng）拉（lā）电阻应适当选择以能（néng）够向下级电（diàn）路提供足够的电流（liú）。
3．高（gāo）低电平的设（shè）定（dìng）。不同电路的高低电平的门（mén）槛电平会有不同，电阻应适（shì）当设定以确保能输出正确的电平。以上（shàng）拉电阻（zǔ）为例（lì），当输出低（dī）电平时，开关管导通，上拉电阻（zǔ）和开关管导通电（diàn）阻分压值应确保（bǎo）在零电平门槛之下（xià）。
4．频率特性（xìng）。以上（shàng）拉电（diàn）阻（zǔ）为例，上拉电阻（zǔ）和开关管漏源级之间的电容和下级电路之（zhī）间（jiān）的输入电容会形成RC延迟，电阻越大，延迟（chí）越大。上拉电阻的设定应考（kǎo）虑电路在这方面的需求。
下拉电阻的设定（dìng）的原则和上拉电阻（zǔ）是一（yī）样的。OC门输出高电平时是一个高（gāo）阻态（tài），其上拉电流（liú）要由上（shàng）拉电阻（zǔ）来提供，设输入端每端口不大（dà）于100uA,设输出口驱动（dòng）电流约500uA，标（biāo）准（zhǔn）工作电压是5V，输入口的高低电平门限为0.8V(低（dī）于此值为低电平（píng）)；2V(高电平门限值（zhí）)。
选上（shàng）拉电阻时：500uA x 8.4K= 4.2即选大（dà）于8.4K时输出端（duān）能下拉至0.8V以下，此为最小阻值，再小就拉不（bú）下来了。如果输出（chū）口驱（qū）动电流较大（dà），则（zé）阻值可减小，保证下拉时能低于0.8V即可。
当输出高电平时，忽略管子的漏电流，两（liǎng）输入口需200uA x15K=3V即（jí）上拉电阻压降（jiàng）为3V，输出口（kǒu）可达到2V，此阻值（zhí）为最大阻值（zhí），再大就拉（lā）不到2V了。选（xuǎn）10K可用。COMS门的可参（cān）考74HC系列（liè）设（shè）计（jì）时管子的漏电流不可忽略，IO口实际（jì）电流在不同电（diàn）平下（xià）也是不同的，上述仅仅是（shì）原理，一句话概括为：输（shū）出高（gāo）电平时要喂饱后面的（de）输入口（kǒu），输出（chū）低电平不要把输出口喂撑了（否则多余的电流（liú）喂给了级联的输入口（kǒu），高于低电平门（mén）限值就不可（kě）靠了）

此外，还（hái）应注意以下（xià）几点：
A、要看输出口驱动的是什么（me）器件，如果该器件需要（yào）高电压的话，而输出口的输出电压（yā）又不够，就需要加上拉（lā）电阻。
B、如果（guǒ）有上拉电阻那（nà）它的端（duān）口在默认值（zhí）为高电平（píng）你要控制它必须用低电平（píng）才能控制如三态（tài）门电路三极（jí）管的集电极，或（huò）二极管正（zhèng）极去控制把上拉电阻的（de）电流拉下来成为（wéi）低（dī）电平。反（fǎn）之，
C、尤其用（yòng）在（zài）接（jiē）口电（diàn）路中,为了得到确定的电平,一般采用这（zhè）种方法（fǎ）,以保证正确的电路状态,以免发生意外,比如,在电机控制中,逆变桥上下（xià）桥臂不能直通,如果它们都用同（tóng）一个单片（piàn）机来驱动（dòng）,必须设置初始（shǐ）状态.防（fáng）止直通!